تقليل مستوى الخطأ لبناء الشبكة العصبية
الملخص
ان عملية بناء الشبكات العصبية الذكية (ANNs) باستخدام المكونات المادية يكسبها سرعة عالية مقارنه بالبرامجيات التي تنفذ على معالج احادي مايكروي و ذلك بسبب كون البناء باستخدام المكونات المادية يعتمد على المعالجة المتوازية. ان واحدة من احدث طرق البناء المادي المستخدمه هي مصفوفة البوابات الواسعة القابلة للبرمجة (FPGA) و التي تتميز بالمرونة و السرعة العالية. ان من محددات البناء باستخدام المكونات المادية هي كون ناقل البيانات محدد بسعة معينة ثابته و هذا التقييد يسبب اضافة نسبة خطاء الى النتائج النهائية. سيقوم هذا البحث باشتقاق المعادلات التي تمثل نسبة الخطاء الاضافي و تقترح طريقة مناسبه لتقليل هذا الخطاء و بزيادة كلفة قليلة للحصول على نسبة خطاء قليلة مع كلفة غير عالية.
التنزيلات
المراجع
[2] Soren, K. R., “Hidden Neural Networks: Application to Speech Recognition,” Neural Computation V.11 1999, p. 54.
[3] Jayaraman, R., “Physical design for FPGAs,” Proceedings of the 2001International Symposium on Physical Design, Sonoma, CA, p 214-221.
[4] Dimond, K., and K. Pang, “Mapping VHDL descriptions of digital systems to FPGAs,” IEE Colloquium Digest: Computing and Control Division Colloquium on Software Support and Cad Techniques for FPGAS (Field Programmable Gate Arrays), n 094, p 9/1-9/3, 1994.
[5] Contreras, G, and Nava, P, “Design, Implementation and Testing of an FPGA-based Neuro-Coprocessor”, Dept. of Electrical and Computer Engineering, The University of Texas at El Paso 500 W, 2002.
[6] Advance Product Specification, “Virtex-E 1.8 V Field Programmable Gate Arrays”, DS022 (v1.0) December 7, 1999.
[7] Hikawa, H. “Implementation of Simplified Multilayer Neural Network with On-chip Learning,” Proc.of the IEEE International Conference on Neural Networks (Part 4), Vol. 4, 1999, pp 1633-1637.
[8] Schelin, C.W., “Calculator Function Approximation”, Am. Math. Monthly, vol.90, 1983.
[9] Max van Daalen, Peter Jevons, and John Shawe Taylor. A stochastic neural architecture that exploits dynamically recon_gurable FPGAs. Proceedings IEEE Workshop on FPGAs for Custom Computing Machines, pages 202{211, April 1993.
[10] Oudjida, A.K., “High Speed and Very Compact Two’s Complement Serial/Parallel Multipliers Using Xilinx’s FPGA ”, CDTA/Microelectronics laboratory 128 Chemin Mohamed Gacem El-Madania 16075, Algiers,Algeria,1996.
التنزيلات
منشور
إصدار
القسم
الرخصة
حقوق الطبع والنشر: يحتفظ مؤلفو الوصول المفتوح بحقوق الطبع والنشر لاعمالهم، ويتم توزيع جميع مقالات الوصول المفتوح بموجب شروط ترخيص Creative Commons Attribution License، والتي تسمح بالاستخدام غير المقيد والتوزيع والاستنساخ في أي وسيط، بشرط ذكر العمل الأصلي بشكل صحيح. إن استخدام الأسماء الوصفیة العامة، والأسماء التجاریة، والعلامات التجاریة، وما إلی ذلك في ھذا المنشور، حتی وإن لم یتم تحدیدھ بشکل محدد، لا یعني أن ھذه الأسماء غیر محمیة بموجب القوانین واللوائح ذات الصلة. في حين يعتقد أن المشورة والمعلومات في هذه المجلة صحيحة ودقيقة في تاريخ صحتها، لا يمكن للمؤلفين والمحررين ولا الناشر قبول أي مسؤولية قانونية عن أي أخطاء أو سهو قد يتم. لا يقدم الناشر أي ضمان، صريح أو ضمني، فيما يتعلق بالمواد الواردة في هذه الوثيقة.
